Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本公开提供一种内存扩展控制器以及数据处理方法、电子设备与可读存储介质,涉及芯片、大模型等人工智能技术领域。其中,内存扩展控制器包括:第一协议控制模块、存储控制模块、数据搬移模块、第二协议控制模块与CPU扩展内存;其中,第一协议控制模块与基于...
  • 本申请公开了一种闪存控制器、固态硬盘控制器和电子设备,属于存储技术领域。所述闪存控制器包括:队列管理器和闪存处理器;所述队列管理器与所述闪存处理器耦接;所述队列管理器,用于管理针对闪存晶粒的命令队列,所述命令队列包含待执行的闪存操作命令,所...
  • 本申请涉及一种多周期初始化标准时序校准流程的优化方法、系统及设备。所述方法包括:获取各DDR3颗粒的初始化标准时序校准流程结果。将初始化标准时序校准流程结果按颗粒序号划分为两个分组,采用最小二乘法分别计算各分组的斜率。根据斜率判断是否存在需...
  • 本发明公开了一种支持多主控外设设备访问轮询仲裁方法与装置,本发明方法包括监测主控设备对目标资源的访问请求,在检测到多个主控设备同时发出对目标资源的访问请求时,根据仲裁器使能信号判断目标资源是否可仲裁,若目标资源可仲裁,根据模式选择信号确定仲...
  • 本申请公开了一种MCU的数据接收方法、装置、电子设备和存储介质,该方法和装置应用于电子设备,具体为为MCU配置一个循环缓冲区,循环缓冲区包括一个基本缓冲区和至少一个扩展缓冲区;将循环缓冲区映射为MCU的DMA模块的数据接收缓冲区;响应外设的...
  • 本发明提供一种DMA访问方法和装置、电子设备、存储介质及程序产品,涉及计算机技术领域。方法包括接收DMA请求;在DMA请求为不可信的DMA请求的情况下,根据身份信息匹配目标安全过滤寄存器;在预设内存的安全属性为非安全:仅允许目标地址在预设内...
  • 本申请提出一种数据传输方法及电子设备,应用于电子技术领域,用于对MI PI接口的配置信息进行调节,保证通过MI PI接口传输数据的质量。该方法应用于电子设备,电子设备包括第一模块和第二模块,第一模块通过移动产业处理器MI PI接口向第二模块...
  • 本发明描述一种双Type‑C接口电路及显示设备,双Type‑C接口电路包括双Type‑C接口模块、双Type‑C接口信号切换模块、DP投屏模块、充电管理模块、检测与设备识别模块、设备接入检测模块、双接口互锁控制模块和主控模块,双Type‑C...
  • 本发明提供一种扩展器管理方法、系统及存储介质,涉及SAS扩展器管理领域。本发明可在SAS扩展器与SAS主机连接组成带内管理通道的基础上,额外引入基板管理控制器与SAS扩展器连接组成带外管理通道,从而可为SAS扩展器构建冗余双通道的业务管理机...
  • 本公开涉及一种接口防腐蚀方法、装置、处理器与存储介质,涉及电子设备技术领域。该方法包括:在接收到中断信号的情况下,检测插入检测引脚的状态与终端的Type c接口中识别引脚的状态;该中断信号用于触发该终端上的处理器;在该插入检测引脚处于在位状...
  • 本申请的实施例涉及一种具有并联的触发电路系统的接收器电路。例如,接收器电路[100]包含第一触发电路系统[102]和第二触发电路系统[104],所述第一触发电路系统被配置有用于施加到所述接收器电路[100]的输入节点[101]的输入信号的从...
  • 本发明公开一种应用于发送器电路输出级的热插拔结构,属于集成电路I/O端口领域,包括:输入端A、输出端Y、NMOS管NM1~NM7、PMOS管PM1~PM7、数据通路及使能控制模块、上拉驱动前级控制、下拉驱动前级控制;本发明使用单级驱动管PM...
  • 本发明公开一种多模态异构计算处理系统,属于嵌入式系统与高性能计算技术领域。该系统以晟腾310P处理器与Xilinx Zynq UltraScale+FPGA构成异构计算核心,集成LPDDR4x内存、eMMC存储、多种高速接口和电源管理模块,...
  • 本申请公开了基于AD5781的SPI接口软件,涉及光纤陀螺仪技术领域。包括:引脚配置模块,时钟配置模块,帧格式处理模块,SPI时序逻辑模块,数据组帧发送模块。用以解决现有技术难以实现光纤陀螺模拟电压数据高速高精度转换的问题。
  • 本申请提供的信息传输方法、装置、设备及介质,该方法包括:若确定需要与PCIE控制器进行通信的PCIE设备存在故障,则清空PCIE控制器连接的内部总线上未处理完的第一请求;向PCIE控制器发送复位命令,以使PCIE控制器完成复位;在PCIE控...
  • 本发明属于计算机接口技术领域,具体涉及一种基于处理器并行总线的高速串行化的实现方法。方法包括:步骤1:监控支路处理器写操作过程中,监控支路FPGA产生高速时钟,当处理器发起写命令时,将串行的地址和数据转化为Manchester编码,通过各个...
  • 本发明公开了一种基于总线通信的主、从机校验方法,包括:接收来自主机的第一指令,所述第一指令用于指示所述从机进行校验计算;接收来自所述主机的第一请求;判断是否出现预设第一事件;若出现所述预设第一事件,向所述主机发送第一标志;接收来自所述主机的...
  • 本发明提供一种具有串行级联通讯接口的级联芯片及其串行传输组件,包括串行级联通讯接口,所述串行级联通讯接口包括用于接收输入信号的串行数据输入接口和时钟信号输入接口,以及用于提供输出信号并连接至下一颗级联芯片的串行数据输出接口和时钟信号输出接口...
  • 本发明提供了一种多Kernel场景下GPGPU跨SM的数据共享方法,属于GPGPU并行计算与缓存优化技术领域,该方法包括:通过为GPGPU中每个SM的L1D Cache行数据增设访问计数器和驻留标识符,利用访问计数器统计设定时段内L1D C...
  • 本申请涉及一种并行访问装置、并行访问方法、天线组件系统、存储介质和程序产品。所述装置包括:处理器、逻辑控制器和多个执行器;处理器与逻辑控制器之间通过总线连接逻辑控制器与多个执行器连接;处理器中的目标内存存储有第一空间属主信息,逻辑控制器内的...
技术分类